Vývojová sada pro programovatelnou logiku, FPGA, MAX 10, klasifikace: Vývojová sada

Vývojová sada Altera MAX 10 FPGA je plně vybavená konstrukční platforma postavená kolem 50 K logických prvků (les). Je optimalizován pro integraci na úrovni systému s ADC Nabízí celou řadu možností připojení včetně vestavěné karty USB-Blaster II, výstupu HDMI a duálního Ethernetu pro průmyslové ethernetové aplikace. Vývojářská sada MAX 10 FPGA poskytuje systémové řešení pro prototypy pro průmyslové, automobilové a spotřebitelské aplikace.

Pomocí vývojářské sady Altera MAX 10 FPGA můžete:

- Rozvinout návrhy pro balení FPGA 10 M50D, F484
- Změřte výkon konverze bloku ADC MAX 10 FPGA
- Rozhraní MAX 10 FPGA do paměti DDR3 při výkonu 300 MHz
- Spustit vestavěný Linux pomocí procesoru Nios II.
- Rozhraní s dceřinými kartami a periferiemi pomocí konektorů HMC a Digilent Pmod Compatible
- Měření napájení FPGA pomocí grafického uživatelského rozhraní (GUI) napájecího monitoru
- Opětovné použití desky s plošnými spoji a schématu jako modelu pro váš design

Programování a konfigurace
- Embedded USB-Blaster II (JTAG)
- Volitelná JTAG přímo přes 10kolíkovou lištu

Paměťová zařízení
- 64-Mx16 1 GB DDR3 SDRAM s řídicí jednotkou měkké paměti
- 128 Mx8 1 GB DDR3 SDRAM s řadičem měkké paměti
- 512 MB paměti flash Quad sériové periferní rozhraní (quad SPI)

Komunikační porty
- 2 porty RJ-45 pro gigabitový Ethernet
- mini-USB2.0 UART
- Výstup videa HDMI
- Univerzální vysokorychlostní konektor karty typu Mezzanine (HSMC)
- 2 x 12kolíkové kompatibilní konektory Digilent Pmod

Analogový
- 2 x MAX 10 vstupů ADC SMA FPGA
- žací vál ADC 2 x
- Vstup potenciometru ADC
- Externí 16bitový řadič DAC s výstupem SMA

Přetaktování
- 25 MHz s jedním zakončením, externí zdroj oscilátoru času
- Generátor hodin pro Silicon laboratorní hodiny

Obsah dodávky
- Mini USB kabel pro integrovaný USB-Blaster II
- 2A Napájecí zdroj a kabel
- bezplatný návrhový software Quartus II Web Edition

FPGA je polovodičové zařízení skládající se z Matrix konfigurovatelných logických bloků (CLB) připojených prostřednictvím programovatelných propojení. Uživatel určuje tato propojení programováním SRAM. CLB může být jednoduché (A, OR Gates, atd.) nebo složité (blok RAM). FPGA umožňuje provedení změn designu i po připájení přístroje do desky s plošnými spoji.