Vývojová sada pro programovatelnou logiku, Procesor ARM, FPGA, Arty Z7-20 APSoC Zynq-7000, klasifikace: Vývojová deska

Řada Z7-20 je vývojovou platformou navrženou v oblasti Xilinx Zynq-7000™ All Programmable System-on-Chip (AP SoC). Architektura Zynq-7000 integruje procesor ARM Cortex-A9 s duálním jádrem o frekvenci 650 MHz a technologií FPGA řady Artix-7. Toto párování je obklopeno výkonným procesorem s jedinečnou sadou softwarových periferií a řadičů definovaných pro dané zařízení. Nástroje Vivado, Petalinux a SDSoC nabízejí cestu mezi definováním vlastní sady periferií a přenesením její funkčnosti do operačního systému Linux nebo do programu "holý kov" běžícího na procesoru.

• Procesor: 650MHz dual ARM Cortex-A9 core
• Tabulka vzhledu (LUTs): 53200
• Flip-flops: 106400
• Blokování paměti RAM: 630KB
• Tiles pro správu hodin: 4
• Dostupné I/O stínění: 49
• Paměťový řadič DDR3 s 8 kanály DMA a 4 podřízenými porty axi3
• Vysokopásmové řadiče periferií: 1G Ethernet, USB 2.0, SDIO
• Širokopásmový řadič periferií: SPI, UART, CAN, I²C
• Programovatelný z karet JTAG, Quad-SPI Flash nebo microSD
• Programovatelný logický ekvivalent paměti Artix-7 FPGA

• Palubní počítač IS43TR16256A-125KBL 512 MB DDR3 SDRAM s 16bitovou sběrnicí @ 1050Mbps
• Palubní počítač S25FL128S 16MB Quad-SPI Flash s 48bitovým jedinečným identifikátorem EUI-48/64™
• slot pro paměťovou kartu microSD
• Používá se z USB nebo +7V na +15V ss. přes válcový konektor

• 10/100/1000 Ethernet přes konektor RJ45
• USB-UART Bridge přes mikrozásuvku
• Programování pomocí USB-JTAG prostřednictvím zásuvky Micro-B.
• USB OTG PHY (podporuje pouze hostitele) přes zásuvku USB-A.

• port pro odvod HDMI (vstup)
• Zdrojový port HDMI (výstup)
• Mono audio výstup řízený PWM přes 3,5mm zásuvku jack

• Tlačítka Reset a Program
• 4 x uživatelská tlačítka
• 2 x uživatelské posuvné přepínače
• 4 x uživatelské diody LED
• 2 x uživatelské RGB LED

• Štítky krytů chipKIT/Arduino R3
• 2 x standardní 12kolíkové konektory Pmod™

FPGA je polovodičové zařízení skládající se z Matrix konfigurovatelných logických bloků (CLB) připojených prostřednictvím programovatelných propojení. Uživatel určuje tato propojení programováním SRAM. CLB může být jednoduché (A, OR Gates, atd.) nebo složité (blok RAM). FPGA umožňuje provedení změn designu i po připájení přístroje do desky s plošnými spoji.