Programovatelné hradlové pole FPGA 5AGXMB1G4F40C4N Arria V 300000 článků 300k hradel 16952kbitů 300000 bloků 1,07

Tato zařízení zajišťují šířku pásma, náklady a úroveň výkonu, které jsou optimalizovány pro aplikace zpracování dat a signálu s velkým objemem.

FPGA je polovodičové zařízení skládající se z Matrix konfigurovatelných logických bloků (CLB) připojených prostřednictvím programovatelných propojení. Uživatel určuje tato propojení programováním SRAM. CLB může být jednoduché (A, OR Gates, atd.) nebo složité (blok RAM). FPGA umožňuje provedení změn designu i po připájení přístroje do desky s plošnými spoji.