Hodinový buffer PPL CY2308ZXI-1H, TSSOP, počet kolíků: 16 10MHz až 133.3MHz

CY2308 je vyrovnávací paměť s nulovým zpožděním 3,3 v určená k distribuci vysokorychlostních hodin v PC, pracovní stanici, datové komunikaci, telekomunikacích a dalších aplikacích s vysokým výkonem. Díl je vybaven čipem PLL, který zajišťuje vstupní hodiny na REF kolíku. Zpětná vazba PLL je řízena z externího kolíku FBK, takže uživatel má flexibilitu zvolit libovolný z výstupů jako zpětnou vazbu a připojit jej ke kolíku FBK. Zešikmení vstupu na výstup je menší než 250 ps a zkosení výstupu na výstupu je menší než 200 ps. CY2308 má dvě řady po čtyřech výstupech, které jsou řízeny vybranými vstupy, jak je uvedeno v tabulce Výběr dekódování vstupu na straně 3. Pokud nejsou požadovány všechny výstupní hodiny, je řada B uvedena na třech. Vstupní hodiny se přímo aplikují na výstup pro účely testování čipů a systémů pomocí vybraných vstupů. Modul CY2308 PLL přejde do stavu vypnutí, když na vstupu REF nejsou žádné nábývající hrany. V tomto režimu jsou všechny výstupy tři a PLL je vypnuto, což má za následek méně než 25 μA odběru proudu.