Hodinový buffer PPL CY2304SXI-2, SOIC, počet kolíků: 8 10MHz až 133.3MHz

CY2304 je vyrovnávací paměť s nulovým zpožděním 3,3 v určená k distribuci vysokorychlostních hodin v aplikacích PC, pracovních stanicích, datové komunikace, telekomunikací a dalších vysoce výkonných aplikacích. Díl je vybaven fázově zajištěnou smyčkou (PLL) na čipu, která se uzamkne na vstupních hodinách uvedených na REF kolíku. Zpětná vazba PLL musí být vháněna do kolíku FBK a lze ji získat z jednoho z výstupů. Zkosení vstupu na výstup je garantováno pod 250 ps a zkosení výstupu na výstupu je garantováno pod 200 ps. CY2304 má dvě řady výstupů. Modul CY2304 PLL přejde do stavu vypnutí, když na vstupu REF nejsou žádné nábývající hrany. V tomto režimu jsou všechny výstupy tři a PLL je vypnuto, což vede k odběru proudu méně než 25 μA. Více zařízení CY2304 může přijmout stejné vstupní hodiny a distribuovat je v systému. V tomto případě je zaručeno, že zkosení mezi výstupy dvou zařízení bude menší než 500 ps. CY2304 je k dispozici ve dvou různých konfiguracích.