Model W9751G8KB je 512M bity DDR2 SDRAM a rychlost zahrnující -18/-25/25I a -3.
Architektura Double Data Rate: dva datové přenosy během jednoho taktu Latence CAS: 3, 4, 5, 6 a 7 Délka impulzu: 4 a 8 Obousměrné diferenciální datové pulzy (DQS a /DQS ) jsou vysílány/přijímány spolu s daty Zarovnání ke kraji při čtení dat a zarovnání na střed při zápisu dat DLL zarovnává DQ a DQS na hodiny Diferenciální vstupy hodin (CLK a /CLK) Datové masky (DM) pro zápis dat Příkazy zadávané na každém kladném okraji CLK, datové a datové masce odkazují na oba okraje /DQS Posted/CAS programovatelná latence aditiv podporována pro zajištění účinnosti příkazů a datových sběrnic Přečtená čekací doba = Additional latence plus CAS latence (RL = AL + CL) Nastavení impedance Off-Chip-Driver (OCD) a On-Die-Termination (ODT) pro vyšší kvalitu signálu Operace automatického nabíjení pro impulzy při čtení a zápisu Režimy automatického obnovení a samo-obnovení Vypnutí před nabitím a aktivní vypnutí Zapsat masku dat Čekací doba zápisu = čekací doba čtení - 1 (WL = RL - 1) Rozhraní: SSTL_18