Logika technologie CMOS s nízkým napětím Provozní napětí 1,2 až 3,6 V se vstupy a výstupy s tolerancí 5 V Funkce sběrnice Hold na vstupech eliminuje potřebu velkých výkyvných pohybů Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
74LVCH řada
Vlastnost
Hodnota
Řada logiky
LVC
Logická funkce
Sběrnicový vysílač-přijímač
Počet prvků na čip
2
Počet kanálů na čip
16
Polarita
Neinvertující
Typ montáže
Povrchová montáž
Typ balení
TSSOP
Počet kolíků
48
Vstupní úroveň
LVTTL
Výstupní úroveň
LVTTL
Maximální výstupní proud vysoká úroveň
-24mA
Maximální výstupní proud nízká úroveň
24mA
Maximální prodleva šíření při maximální hodnotě CL