FPGA EP4CE6E22I7N Cyclone 6272 článků 6272 hradel 276480ů 392 bloků 1,15 → 1,25 V, počet kolíků: 144, EQFP
- Skladové číslo RS:
- 830-3524P
- Výrobní číslo:
- EP4CE6E22I7N
- Výrobce:
- Altera
Využijte množstevní slevu
Mezisoučet 10 jednotky/-ek (dodává se na platu)*
5 181,00 Kč
(bez DPH)
6 269,00 Kč
(s DPH)
Doprava ZDARMA pro objednávky nad 1 500,00 Kč
Skladem
- 26 jednotka (jednotky) připravené k odeslání z jiného místa
Potřebujete více? Zadejte potřebné množství a klikněte „Zkontrolovat termíny dodání“.
Ks | za jednotku |
|---|---|
| 10 - 19 | 518,10 Kč |
| 20 + | 505,06 Kč |
*orientační cena
- Skladové číslo RS:
- 830-3524P
- Výrobní číslo:
- EP4CE6E22I7N
- Výrobce:
- Altera
Specifikace
Technické reference
Legislativa a životní prostředí
Podrobnosti o výrobku
Výběrem jednoho nebo více atributů si najděte podobné produkty.
Vybrat vše | Atribut | Hodnota |
|---|---|---|
| Značka | Altera | |
| Název řady | Cyclone | |
| Počet logických hradel | 6272 | |
| Počet logických článků | 6272 | |
| Počet logických jednotek | 392 | |
| Speciální DSP | Ano | |
| Počet násobitelů | 360 (18 x 18) | |
| Typ montáže | Povrchová montáž | |
| Typ balení | EQFP | |
| Počet kolíků | 144 | |
| Počet bitů paměti RAM | 276480 | |
| Délka | 22mm | |
| Maximální provozní napájecí napětí | 1,25 V | |
| Minimální provozní napájecí napětí | 1,15 V | |
| Minimální provozní teplota | -40 °C | |
| Maximální pracovní teplota | +100 °C | |
| Šířka | 22mm | |
| Vybrat vše | ||
|---|---|---|
Značka Altera | ||
Název řady Cyclone | ||
Počet logických hradel 6272 | ||
Počet logických článků 6272 | ||
Počet logických jednotek 392 | ||
Speciální DSP Ano | ||
Počet násobitelů 360 (18 x 18) | ||
Typ montáže Povrchová montáž | ||
Typ balení EQFP | ||
Počet kolíků 144 | ||
Počet bitů paměti RAM 276480 | ||
Délka 22mm | ||
Maximální provozní napájecí napětí 1,25 V | ||
Minimální provozní napájecí napětí 1,15 V | ||
Minimální provozní teplota -40 °C | ||
Maximální pracovní teplota +100 °C | ||
Šířka 22mm | ||
Cyclone FPGA, Altera
FPGA je polovodičové zařízení skládající se z Matrix konfigurovatelných logických bloků (CLB) připojených prostřednictvím programovatelných propojení. Uživatel určuje tato propojení programováním SRAM. CLB může být jednoduché (A, OR Gates, atd.) nebo složité (blok RAM). FPGA umožňuje provedení změn designu i po připájení přístroje do desky s plošnými spoji.