Vývojová sada pro programovatelnou logiku, FPGA, Arria V GX, 5AGXFB3H4F35C5N, klasifikace: Startovací sada

Počáteční sada Altera Arria® V GX FPGA obsahuje veškerý hardware a software, který potřebujete k okamžitému vývoji cenově citlivých aplikací FPGA. Je vybaven konektory HDMI (High-Definition Multimedia interface) a SDI (Serial Digital Interface).

FPGA
Arria V GX 5AGXFB3H4F35C5N
Řídicí jednotka systému: Max. V 5M2210ZF256C4N.
Grafické uživatelské rozhraní monitoru
Převodník analogově-digitálně (ADC) s osmi kanály
Neizolovaná lišta napájení
Rychlý pasivní režim (FPP) x16 pomocí paralelního Flash Loader (PFL)
Kontrolní a stavové rejstříky
Vestavěná karta USB-Blaster II: MAX II EPM570GM100C4N.
HDMI 1.3 TX
4x XCVR, 2,7Gb/s (max. řazením úrovně) a 270MHz Tx konektor HDMI Tx pro hodiny
STMicroelectronics HDMI řadicí páka STTHD101T.
Stupeň posunu úrovně XCVR PCML 1,5 V< -> úroveň TMDS
DDC a HPD< -> Úroveň kompatibilní s rozhraním HDMI
Datový kanál s rychlostí až 2,7Gb/s; vyhovuje standardu HDMI 1.3
Kanál hodin až na 270MHz; dostatečný pro podporu datové rychlosti 2,7Gb/s
Specifikace rozhraní HDMI: Časový interval = 10x UI
SDI 3G
XCVR Tx/Rx loopback
2 konektory SMB (kabel není součástí sady)
Až 2,97Gb/s
Používá ovladač National Semiconductor/přijímač LMH0384SQ/LMH0303SQX
K podpoře standardu USA a EU je vyžadován 148,5MHz a 148,35MHz při XCVR reklk
Pomocí VCXO lze jemně vyladit a zamknout obnovenou frekvenci CDR
HSMC
8x XCVR až 6,375Gb/s
Není kompatibilní s přiřazením HIP pinů PCI Express (PCIe)
4x CMOS
8 x Tx a 9 x Rx rozdílové rozhraní s využitím vyhrazených kanálů Tx/Rx
2x nízkonapěťová diferenční signalizace (LVDS) vstup
2 x diferenciální výstup
Sběrnice I2C.
JTAG
Minimální podpora proudu: 2A při 3,3 V, 1A při 12 V
Vyhrazená doména hodin od Si 5338 generátor hodin pro xcvr reklk
Smyčkové zpětné smyčky HSMC s grafickým uživatelským rozhraním BTS
SMA
Kanál XCVR Tx/Rx
Vstup hodin LVPECL
Výstup hodin LVPECL
Vyhrazená doména hodin od Si 5338 generátor hodin pro xcvr reklk
DDR3 SDRAM
Micron MT41J64M16LA-15E DDR3 SDRAM 8M x 16 x 8
Dvě zařízení: Šířka 2 x 16 = x32
BTS DDR3 SDRAM GUI s použitím Uniphy a vysoce výkonného (HP) řadiče II.
SSRAM
512 K x 36, 18 Mb ISSI IS61VPS51236A
Sdílená adresa nebo data s pamětí Flash
IO uživatele
LCD displej se znaky
4x dvoupolohový mikropřepínač
3 x tlačítka
4 x diody LED
Konfigurace
Režim FPP x16
Duální blesk 512 Mbit Numonyx PC28F512P30BF (52MHz Fmax)
Konektor JTAG
Integrovaná karta USB Blaster II
Cypress Microcontroller CY7C68013A jako USB PHY 2.0
Zařízení MAX II.
Ethernet
10/100/1000 Base-T
Konektor RJ-45, integrovaný indikátor LED pro stav připojení
Ethernet značky Marvell 88E1111
Vyžaduje 50 MHz hodin od CLKIN

Rozbočovací karty Loopback a ladicí hlavičky, kabel USB, videokabel SMB 75 Ω, kabel Ethernet, licence pro vývojovou sadu Edition (DKE) softwaru Quartus II (pouze platforma Windows).

FPGA je polovodičové zařízení skládající se z Matrix konfigurovatelných logických bloků (CLB) připojených prostřednictvím programovatelných propojení. Uživatel určuje tato propojení programováním SRAM. CLB může být jednoduché (A, OR Gates, atd.) nebo složité (blok RAM). FPGA umožňuje provedení změn designu i po připájení přístroje do desky s plošnými spoji.